微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro导入网表出错

allegro导入网表出错

时间:10-02 整理:3721RD 点击:
求大神看看


器件少了4 5两个脚来自: Android客户端

应该是网表不对吧,或者器件封装不对。

封装少了4 5 脚
另外网表别放在中文路径下

谢谢,没有少 , 只是库里面有几个powerjack文件,而且管脚封装不一样, 路径设置里面库的优先级不同,导致的错误,把路径重新设置一下就OK啦!

谢谢,没有少 , 只是库里面有几个powerjack文件,而且管脚封装不一样, 路径设置里面库的优先级不同,导致的错误,把路径重新设置一下就OK啦!你提示的对,cadence要求蛮多的,中文路径容易出错,还有一些符号之类的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top