微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在导网表出现下列错误是什么问题

在导网表出现下列错误是什么问题

时间:10-02 整理:3721RD 点击:
D:\Cadence\SPB_16.5\tools\capture\allegro.cfg" -v 3   -l 31 -s "" -j "PCB Footprint" -hpath "HPathForCollision
INFO(ORCAP-32005): *** Done ***

没有封装信息了!呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top