微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Orcad 导出网表问题 求指导 谢谢

Orcad 导出网表问题 求指导 谢谢

时间:10-02 整理:3721RD 点击:

请问Orcad里分立元件的source part如何统一,如上图里的不统一导不出网表,求指导如何操作,谢谢!

我在Options->ackage Properties里把U1A的后缀_6删掉了,但是接着删E F G的后缀就会提示这是错误的操作,不知怎么回事

没人碰到过么?

放置part时选择同一个库的同一个元件,既然出了A E F G之外其他都相同,那就把这几个删了重新放置,选择同一个库的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top