微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线间距很大

差分线间距很大

时间:10-02 整理:3721RD 点击:
大家好,差分线间距一般不超过2倍线宽吗,怎么我看到飞思卡尔官方设计中DDR2的CK差分间距达3倍线宽呢,只要保证差分阻抗就可以了吗,如果差分线间距过大,会不会起不到差分线的作用呀

我们通常的做法是紧耦合(即小于两倍线宽),这样可以节省布线空间;也有松耦合的做法.可以搜一下它们两个的区别.差分线P\N之间的压差恒定是关键,即通常所说的尽量减少P\N不匹配的长度.

可是差分线松耦合的话,还能起到抗干扰的作用吗,貌似采用差分线就是为了抗干扰呀

差分线的最关键在于等长吧,当然紧耦合也很重要。

应该是对称,包括走线环境的对称
只要两根线受到的噪声一样,不管紧耦合还是松耦合都一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top