微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 我的16.6在进图sigxplorer后 在set里面找不到topology constraints

我的16.6在进图sigxplorer后 在set里面找不到topology constraints

时间:10-02 整理:3721RD 点击:
我的16.6在进图sigxplorer后 在set里面找不到topology constraints了,只有deafult,怎么办?急,
以前用16.3,这次改成16.6的,现在项目做一半了,好伤。

您好,请问下您这个问题当初是怎么解决的,我现在也遇到这个问题了,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top