微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 防止或者检查丝印位号放反的问题

防止或者检查丝印位号放反的问题

时间:10-02 整理:3721RD 点击:
最近一直在考虑如何能避免器件丝印位号放反的问题,想写个skill,初步的思路是分块检查,根据器件的相对位置检查位号的相对位置是否一致,但是这只能检查排成一横排或者排成一竖排的器件,对散乱排列的就无济于事了,所以还是比较耗时间,不够智能,有什么更好的方法可以克服这个位号放反的问题?

SKILL论坛中已经实现这个功能的SKILL

LS正解,SKILL论坛红色标题有个这个功能的skill貌似

Skill论坛是指Cadence Skill 论坛吗,在Cadence Skill 论坛上我只看到了 检查丝印方向的Skill,并没看到我描述中需要的Skill,麻烦给个链接哇~

补充一下,我可能没描述太清楚,其实我说的放反不是指方向上的,而是指位号与器件位置不对应,导致误读

你要是弄出来了真是功德无量!
我现在只能拿skill检查方向。
要检查位置还是得一个个高亮一遍!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top