微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 过孔与焊盘重叠显示DRC错误

过孔与焊盘重叠显示DRC错误

时间:10-02 整理:3721RD 点击:
如题所示,使用的是Cadence16.5版本,焊盘上加过孔,有DRC错误,希望能够解决这个问题,求大神们帮忙


求大神给予回复

已知错误 ,忽略就行了。

直接waive掉,没关系的

这没关系!这是via的禁止区域!
直接waive掉

可以在setup-constraints-modes中physical modes设置pad-pad direct connect,off掉即可。

LS正解  不过不建议直接在开关控制里面关掉DRC检查     而是在约束管理器的约束里面根据情况修改这个参数为all allowed或者其他

学习了  谢谢分享

delete the via keepout area

钢网层最好避开过孔,否则容易漏锡。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top