微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > diff规则设置

diff规则设置

时间:10-02 整理:3721RD 点击:
我差分线线宽线间距设置是6,6, 但是默认线间距是7mil。如下图


这样导致在space中不设置diff的话,报DRC错。
然后我在space中设置一个diff规则然后给差分对分配diff这个规则,如下图,这里的line to line 是指的差分线P和N之间的间距还是差分对和单端线之间的间距呢?为什么一设置这个diff后,DRC错误就消失了?

这个问题简单.

? 请高手解答下 ,谢谢

哪用这么纠结,全局线宽是所有线遵守的基本,但是dif约束要高于default约束,如果差分间距<default的line-line,就会报错。这时候在差分约束里面把min line spacing  设置个非0的值(<差分间距)  这样就不会报错了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top