微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 怎么样让ALLEGRO16.6走线时,不记忆上一个NET设置的走线线宽呀

怎么样让ALLEGRO16.6走线时,不记忆上一个NET设置的走线线宽呀

时间:10-02 整理:3721RD 点击:
怎么样让ALLEGRO16.6走线时,不记忆上一个NET设置的走线线宽呀?每次都要选择走它自己的线宽,比较麻烦。

目前看之后走线后再选择一下line width:constraint。

还有没有更好的办法呀,这样每次选constraint太过麻烦

只能说明没设置对,设置好了的话,是不需要改的.照你的方法,对那些几万PIN的板子,那不把人累死.

isr已经修复,见图片


感谢foxconnwj

感谢foxconnwj

我的为什么没有这项啊

细节很重要,顶……

这么给力

学习了,好像16.3这项,是新加的吧

十分感谢

16.6 怎么我的版本没有这个选项 望高手赐教  很头痛的问题啊  

16.6 我的也没有这个选项

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top