微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Soldermask to Pad and Cline Spacing DRC错误的规避设置方法

Soldermask to Pad and Cline Spacing DRC错误的规避设置方法

时间:10-02 整理:3721RD 点击:

在DRC的时候出现了一项Soldermask to Pad and Cline Spacing的错误,我想把这个检测项的值设小,在哪里能够找到设置,请大侠指导~

关组的人都没有一个呀,大侠到哪里去了!

:L:L

:):):):):):):):):):)


小编把soldmask设置成 notset  会不会制作上 有问题?

对于设置多少有没有标准?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top