微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:区域约束设置OK,fanout后,via出现问题

求助:区域约束设置OK,fanout后,via出现问题

时间:10-02 整理:3721RD 点击:
各位大哥:
我设置了CPU的区域约束规则,via选用的是C016-008TENTED
fanout by pick扇出成功,但是via并不是区域约束规则中选用的C016-008TENTED,而是整板通用的via,C020-010TENTED
下面挂了图,请高手们给分析一下

区域约束规则


CPU fanout之后


查看via


大神,help

fanout命令可以选过孔类型

自己顶一下

看看扇出时候右边选项里面的过孔类型   选的是固定过孔 还是网络对应约束   这种情况应该是过孔选错了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top