微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 有关推挤的一个问题

有关推挤的一个问题

时间:10-02 整理:3721RD 点击:
same net spacing规则已经设置,在想让相同net的一段导线经过推挤后间距正好是我设定的值,结果出现以下情况:



找到问题了。


谢谢小编,能提出问题,并把问题的解决方法共享给大家,功在当代,利在千秋!

汗啊兄弟,是不是问题有点傻啊~~
不过没关系,反正解决了我的实际问题就好~~~

请问小编上面的管脚名字和走线名字怎么显示的?

软件版本16.6有这个功能。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top