微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > orcad capture cis

orcad capture cis

时间:10-02 整理:3721RD 点击:
装了cadence16.2后原理图导不出网表,每次都有提示:



点击确定后并没有网表生成,但allegro可以正常使用,请问是怎么回事?谢谢!

netlist files那项不要画蛇添足自己去设路径,用默认的就行。如果非要自己设路径,不要在路径里面有“空格”“点”“中文”等非法字符--软件不支持的字符

这样导出用过很多次,没有问题,现在出现问题是,我最近计算机升级了,硬件换了,系统重装了,重新装cadence后就出现网表导不出来,装软件时也将杀毒软件关了,但安装后网表老是导不出,哎。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top