微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > SSD drc发现报错,原因不明!

SSD drc发现报错,原因不明!

时间:10-02 整理:3721RD 点击:

drc时候没有找到具体原因,各位看下!
这是power内层,想把+2.85V铜皮重新铺下,步骤:先删除,后重新Z-COPY,转换动态铜皮,死活不显示铜皮了!无语 ...


DRC dangling检查时有 这个嘛意思?


过孔打到焊盘上?


shape 错误无法定位

top


bottom


你这说明还有一块孤铜没删除!如果过孔密集的地方没找到!就说明被你其他铜皮给覆盖住了! vG是说明你你via打到pin里了!


重新将top层的铜皮更新了,问题没有了!,多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top