微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > package keepout在哪一层那这个区域不能摆件...

package keepout在哪一层那这个区域不能摆件...

时间:10-02 整理:3721RD 点击:
各位大虾,古得摸你,小女子有一疑问,package keepout在哪一层那这个区域不能摆件,那能走线,那能打VIA吗?

器件放在Top层的话,Top层不能摆件;放在Bottom层的话,那Bottom不能摆件。如果不是金属外壳会接触到PCB的话,那正下方可以走线,也能打过孔的。

楼上正解

Via , Route 及 sahpe  是屬於 Route Keep in 及 keep out 來管轄 , 與 Package keep out 無啥關聯性.

嗯,这个具体问结构把,虽说一般器件禁布是不管布线时,但如果上方是金属的外壳或者其他的什么,还是不建议走线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top