微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > LVDS差分速率问题

LVDS差分速率问题

时间:10-02 整理:3721RD 点击:
请教大家一个问题 LVDS的差分速率最大能达到多少? 从信号完整性的角度考虑一对差分线允许布线中打几次孔.最近看了个板子上面的设计中途换了2次层.跟我的理解存在冲突 还请大家帮忙分析分析.

越少越好,最好不要超过2个.0个最佳,走100欧母的阻抗,一般4层板是5/9.6层板,外层走5/9,内层是4/8.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top