微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro、导不进网表

allegro、导不进网表

时间:10-02 整理:3721RD 点击:
在导入网表时,出现了这个错误,原理图导出网表时没有报错,求解


這個只是告訴你出現了一個錯誤,然後重試,如果多次不成功則求助他們公司。沒有具體說明什麽問題啊?你的導入步驟是正確的嗎?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top