微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC检查时出现Package to Package Spacing 要在哪里设置

DRC检查时出现Package to Package Spacing 要在哪里设置

时间:10-02 整理:3721RD 点击:
用ALLEGRO 布局时器件较密 DRC检查时出现Package to Package Spacing 要在哪里设置,这种情况要怎么处理

Package to Package Spacing 其實是check
Package Geometry\Assemble Top/bottom

请看如下图片处理方式


谢谢zhangying提供方法,解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top