微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Anti Etch的使用

Anti Etch的使用

时间:10-02 整理:3721RD 点击:
最近看了公司之前的一個板
layer4 = GND (Conductor)
layer5 = in2    (Plane)
在layer5中有線路
打開anti etch後,發現有anti line
接著又打開layer4,發現在layer4在layer5中的anti line上有相同的走線
這樣用的原因是?@@?
(附圖 藍色=gnd層 黃色in2層)


在负片层走线的操作。

跨层阻抗匹配。

包了个地,铺动态铜皮容易避让而已。

是不是Antech subclass 选择了all.

同意!

3楼说的很对呀!

这个anti etch的作用相当于禁止铜皮铺进去,目的是实现3楼说的粗线隔层参考控制阻抗

在同一层中如果有不同的线宽达到相同的阻抗 就需要做隔层参考来实现 更换参考层来更改阻抗 在L4做anti etch就是相当于更换了参考层到了L3

那这样的处理layer5 = in2    (Plane)是不是出Gerber时不能出负片形式?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top