微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 爬电距离及电气间隙问题 求助

爬电距离及电气间隙问题 求助

时间:10-02 整理:3721RD 点击:
近几日在研究这些数据如何设置
1、先前设置间隙的时候一直是按别人给的数据经验设置:我们的为二次电路 供电在150V以下,所以一般设置为间隙设置为:7~8mil BGA之间为:5mil
     但查数据的时候才知道这里面学问很深,本人查了GB4943的资料以及IPC2221上面给出了爬电距离和电气间隙两种类型。
    问题出现了:那我在约束设置的时候一般都设置spacing,里面一般都是7mil,但是这样设置的话,跟上面的表中有些不符:
     但是这样的话,只是设置了电气间隙,那么爬电距离应用到哪个地方合适的,
  请高手赐教……
   
  
      

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top