微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 原理图建库的问题

原理图建库的问题

时间:10-02 整理:3721RD 点击:
今天在创建元件库的时候,看到以前有人画过的元件库里面,管脚带一个实心三角形,不知道这是怎么设置的,如下图,求大神告知!谢谢


管教类型选择

管脚类型选输入脚就有了

谢谢两位的指导,还有就是原理图建库的时候,不定义管脚的电气特性,可以吗?不定义和定义有什么区别么?

何谓定义管脚的电气特性?不明白

可以不定义的,如果定义了某个pin脚的功能那在画原理图时一定要作为此功能来使用,例如我将1pin设为power的属性,那么在画原理图时就一定要将该pin连上VCC或者GND,所以我一般建封装时我都设为passive的属性,这样画图就没有局限性了~~~

搜噶,谢谢指教,那以后我也设为passive!

那个红色的三角形,跟版本有关系,你把PIN设入INPUT型,用16.3打开就会看到,如果你用16.0打开就看不到

多谢楼上几位的不吝赐教啊,学习了哈

不建議"不定義"的想法和做法.
這樣的話 , ERC 如何檢查您的電路是否有問題.

类型选择,楼上均已解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top