微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro DRC 问题

Allegro DRC 问题

时间:10-02 整理:3721RD 点击:

  今天在绕DDR Data等长时,发现为什么有时候显示DRC,有时候不显示DRC,也Update DRC和DB doctor都没有作用,求解?
约束区设置线距:18.5
图片所示:
上面一节为10的线距
下面一节为18.5的线距.
为什么上面不报错,下面的会报错,求解!


可能上面的有画constraints,你打开看看

上面是不是有区域规则?

很有可能是下面有区域规则

看看报的是什么DRC,对症下药;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top