微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教DDR3颗粒layout中ECC芯片的位置

请教DDR3颗粒layout中ECC芯片的位置

时间:10-02 整理:3721RD 点击:

在做一个DDR3的PCB layout。1个DSP控制器接4片DDR3芯片和1片ECC芯片。采用flyby,请问ECC芯片应该放在拓扑的哪端合适?是不是应该在最末端(离DSP最远),也就是最靠近上拉电阻到VTT的那一端?谢谢

ECC放到最前端,后面信号的质量好些。

问题是该设计为4片DDR3颗粒加1片ECC颗粒。因为板卡尺寸限制,DDR3颗粒需要正反镜像放置以节约空间,ECC应该单独放在flyby拓扑的最前端吗?多谢指点啊~

我们有并排放的5片,第一片是ECC。
正反贴也应该是这样吧。
串行总线,前面反射严重,信号质量差。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top