微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 新人求助:关于约束规则的多种设置方式

新人求助:关于约束规则的多种设置方式

时间:10-02 整理:3721RD 点击:
比如说差分对设置,
我可以在pcb中通过属性编辑或者约束管理器来设置。
另外在原理图中也可以设置。
我在原理图中设置好了之后,再导入网表,就会将差分属性带入到pcb中。
我的问题是,如果我在pcb中进行了设置,没有在原理图中设置。
但是后面我改了原理图中的其它东西,我再导入网表的时候,
会不会把pcb中已经设置好的差分对给搞丢掉啊?

看你发了那么多帖子。就不能看看基础教程吗?

他处得来终觉浅,绝知此事要躬行。


你知道的话就告诉我嘛。

确实如此!

上一篇:背钻资料
下一篇:update symbols

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top