微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 约束规则计算方法

约束规则计算方法

时间:10-02 整理:3721RD 点击:
大家帮我看下,这个约束数值是如何计算得来的?


这个不是计算来的,是你的设计要求,比如说要求clk这根信号线的长度在1500-1600mil之间,那你设置的时候最小的就是1500,最大就设置为1600,超出这个范围就会报错

我是说这个数值是在哪来的,不是说约束规则的效果,也就是说为什么设置的数值这么大,而不是被的数值?是仿真得到的还是芯片数据手册里得到的?

是啊。怎么来的。

数据手册上有具体要求

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top