微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC错误怎么解决?

DRC错误怎么解决?

时间:10-02 整理:3721RD 点击:
如图所示的KS这个错误Shape to Route Keepout Spacing改怎么解决呢,Route Keepout 是在做封装的时候就做进去的。规则管理器内怎么修改?求路过的大侠指点一二,谢谢了!


先确定这个DRC是不是允许的,如果是,就直接把Route Keepout的这个范围改了,这样看不到DRC,眼不见心不烦

shape可以改小一点吗?

就是不想改封装啊太麻烦了,约束管理器可以改吗

你是想把DRC取消,还是改shape到route keepout的间距?

改为正常的,不出现DRC报错

找了半天没找到规则在哪里?
个人的解决方法是waive DRC,不知道对你有没有帮助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top