微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Plan your design to save time and reduce layer counts--Allegro

Plan your design to save time and reduce layer counts--Allegro

时间:10-02 整理:3721RD 点击:

关于Flowplan的资料很少,能找到的基本都是官方的一些资料。
之前看过这个视频,忘记分享给大家!
Cadence官方的视频:
http://www.cadence.com/misc_pages/cadence_videos/video1.aspx?vfile=541477176001&federated_f9=65809762001&playerID=61773537001&w=486&h=412&oheight=459
之前的帖子关于Flowplan的介绍:http://www.eda365.com/thread-90971-1-1.html


谢谢LZ的分享!

谢谢分享,好东西啊

感谢分享!

谢谢分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top