微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 过孔铺铜避让问题

过孔铺铜避让问题

时间:10-02 整理:3721RD 点击:
由于我的PCB上需要走10G的高速信号线,布线指南上推荐过孔多余层的焊盘去掉,比如说我要从顶层换到底层,则只有顶层和底层有焊盘,中间层没有焊盘。现在问题是:由于中间层没有焊盘,我在中间层铺铜的时候出现DRC,发现铜皮没有自动避让过孔。这种情况怎么解决?anti-pad好像只能在负片的时候使用,我如何设置一个避让区域?

在SETUP里有个UNUSED PADS SUPPRESSION 可以设置。出GERBER的时候也可以去除这些没用焊盘的。

在制作过孔的焊盘的时候把中间层的etch层大小不要是null而要改成和你的孔的大小一致就可以了。这样就能排开了。

过来学习下,还没碰到这个问题

问题是我需要删掉中间层的焊盘啊?

你个鞭。无视哥的在在啊。你。

大哥,sorry。能说具体点吗?

我说的这二个都能达到内层无焊盘。你百度下无盘设计就行了。

我用的15.5版本的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top