微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > shape间距设置和铺铜避让间距不对应

shape间距设置和铺铜避让间距不对应

时间:10-02 整理:3721RD 点击:
我的shape间距spacing设置都是8mil,可是在铺铜自动避让的时候间距却是18mil.这是怎么回事啊?此图的线宽是8mil。




please

最近shape的问题有点多啊。
执行shape-global dynamic parameter,如下图所示看是否设置了oversize的值。

恩,非常感谢

设置oversize值是什么意思?

在约束规则上增加的值

谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top