微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问DDR这样设计是否算跨分割

请问DDR这样设计是否算跨分割

时间:10-02 整理:3721RD 点击:
叠层是
Top
G
S
P
G
Bottom
DDR2走线,是DDR-667,一组数据线在顶层从CPU拉出来走一段,然后换层到了底层,参考层由第2层地换到了第5层地,这样应该是换参考了吧?那么算不算跨了分割呢?回流路径怎么处理的?在换层的地方没有地过孔,这样对DDR走线的质量影响大不大?

没问题  不算

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top