微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教一个导allegro网表的问题

请教一个导allegro网表的问题

时间:10-02 整理:3721RD 点击:
       想请教各位一个问题,allegro自带的导网表对字符要求比较高,但是用第三方软件导的话,必须把所有的库都建好,才能导入板子里面,有没有办法其他的办法可以把已有的封装先调入板子,没有的等后面再建,而且对字符要求不高。谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top