微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教下等长约束如何确定的

请教下等长约束如何确定的

时间:10-02 整理:3721RD 点击:
突然想到个问题哈,我们在layout的时候经常会看到各类等长约束要求,譬如说某些信号要求等长误差不超过100mil等,那么这种等长要求是怎么来的呢?
假设信号频率为300MHz,在FR-4板材上走线长度最长为3000mil,最短为1000mil,有没有必要做等长,做多大的误差合适,根据是什么,有没有谁能解答下,谢谢。
最后,如果信号分别是单端和差分有没有什么不同的要求

这样有必要做等长

我就是想要确定这个约束是如何确定的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top