微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教创建ECSET后,无法设置为TEMPLATE

请教创建ECSET后,无法设置为TEMPLATE

时间:10-02 整理:3721RD 点击:
DDR2控制类总线,在SIGXPLORER中设置好后,schedule为template,verify schedule为YES 保存后,UPDATE CONSTRAINT MANAGER 出线下面的提示:
Date/Time: Thu Jun 27 14:10:58 2013
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
Verify Schedule: VERIFY
Date/Time: Thu Jun 27 14:10:58 2013
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
Verify Schedule: VERIFY
约束管理器中也出现schedule 为userdefined 其他地址线数据线等都正常。
请问是什么情况?可以怎样更改?


有人知道吗?无法从SIGXPLOR无法根新到PCB,提示has a user defined override so will not be updated

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top