微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro拼板发现没接地,如何处理

allegro拼板发现没接地,如何处理

时间:10-02 整理:3721RD 点击:
allegro进行拼板,发现用edit-copy进行的top和bottom层复制过来的该接地的管脚没有接地了,如何处理?求指导!


红色部分区别!

看看没有接地的部分,是不是网表不对!

打个比方,有接地的地方属性为CD2-2(gnd),而没接地的地方属性为CD*-2,关键是怎么去解决这种问题

小编,allegro不能这样玩的,copy的东西没有网络,你把所有的铜皮弄成静态的再copy看看,drc是不可避免的

很好,我将原有的动态覆铜属性更改为了静态覆铜,然后按照copy去拼板,完全可以!感谢提醒

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top