微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR还是不会分组啊

DDR还是不会分组啊

时间:10-02 整理:3721RD 点击:
不知道哪些是数据线、哪些是地址线、还有时钟之类的又怎么分啊

原理图规范的话网络名就可以分啊!下载芯片手册吧,管脚定义就可以看,数据线每10根尽量走在同一层
(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )   时钟即clk(ck ck#)地址线是(A0-A12)还有参考电压vref其它的就是,片选,行选等控制信号了,总之看芯片手册吧!个人理解,你可以借鉴下……

对的,下载芯片资料就OK啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top