如何将HDL的Constraint Manager Enabled Flow关闭

HDL设计原理图的时候使用constraint manager Enabled flow。会导致每次更新原理图我在PCB上设置的规则会被原理图的规则覆盖。而原理图的规则是空的，这样就很麻烦了，每次同步需要重新设置PCB走线规则。

export physical 的时候，constraint那里原理图和pcb均选择export changed only

嗯。目前只能先这样了。设计上，HDL不开constraint manager Enabled的好。