微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教ALLEGRO 16.3层叠的显示问题

请教ALLEGRO 16.3层叠的显示问题

时间:10-02 整理:3721RD 点击:
请教各位大神,小虾偶尔看到别人做的文件中可以显示层叠结构,如图:


请问这个是用什么方法加进去的

在manufacturing -drill层或者board geometry - fabrication_notes加的line或者text

你的意思是说,这个数据是写上去的,而不是像drill列表是导出来的?

那当然

oh,原来如此,多谢了

原来如此

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top