微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > BGA到DDR2走线没设置,哪来的默认5MIL

BGA到DDR2走线没设置,哪来的默认5MIL

时间:10-02 整理:3721RD 点击:
虽然我可以手动选择线宽忽略它,可是很奇怪,没有在ECset里设置这种线宽的,bga  constrain region是0.1mm

5MIL


需要自己设定constraint region

而且走线中间明显有白色虚线

Cm / elsctrical/electrical constraint set /routing / impedance 中的阻抗要求删掉,看看能不能达到你要求的效果

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top