微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Netlist不能包含''#'' 的问题

Netlist不能包含''#'' 的问题

时间:10-02 整理:3721RD 点击:
Allegro有规定不能包含一堆符号,#也是其中一个,但是我之前的原理图都有用#,而layout是外包的,他们也没叫我修正含有#的net,那他们是怎么import的?我试着自己import netlist,郤会出现 found an illegal character, line ignored。

外包商直接替换掉,没告诉你

但我找了之前的档案打开来,Net Name还是含有''#'',他们是怎么做到的?
  Net Name:             DDR_CLK#
  Member of Diff Pair: DIFFPAIR6
  Member of Bus:       DDR-ADD-BUS

外包商用pads或者protel的吧

外包商也是用allegro,从一开始到最后都是传.brd的档案让我check layout,下图在allegro上显示的net name。

可能新版本要求严格了吧,我用16.3时也用了#,没有报错

这个符号有的时候确实是不报错的!

做个程序把信号名前后加上单引号,例如:'DDR_CLK#'

# 网络名是允许的,封装名不允许。

我们是有skill的   导入运行下就ok了

不太懂,是把有#的net,前面都加 ' 吗?我试过了,会有问题。
我封装名没有#,一样没办法。
能请教是用什么方法让网路名可以使用#符号吗?

我也遇到这个情况了,我换成16.5也出这样的错误,愁啊

用orCAD做的原理图的话,可以用导第一方网表的方式可以直接导入到PCB的,如果是用第三方网表方式导入的话“#”应该是会报错~~

顶楼上,第一方网表这个不会报错,第三方网表会

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top