微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在多层板里打个via,via的net由谁决定?

在多层板里打个via,via的net由谁决定?

时间:10-02 整理:3721RD 点击:
在空白的地方大一些via,内层已经铺好铜皮了,via的net由什么优先级决定。
有时候net是gnd',有时候是vcc感觉很随意的样子。
不知道说清楚没有?

这个问题有点意思。就我自己用的时候来说,都是地网络的过孔。不知其中有何玄机,请高手指点一二。

顶一下,大家都没有遇到还是问题太简单,不屑与回答?

那要看内层是正片还是负片了,正片的会吸走via的信号,负片的就不会了

如果有多个正片内层分属不同网络呢?

这就不清楚了。去请教一下其他大虾看看,我没有遇到过这种情况

正解,的确是这样。

我也想接着问的问题,呵呵

求解?

直接复制地孔就ok。

复制地孔也没有用,一样给你换成别的。

要带着网络属性复制

可以编辑net,锁定net属性-Retain-NET_on_Vias

我试了下没啥效果啊。求教具体如何使用?

高手,能否详细说一下,如何带着net属性复制?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top