微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ALLEGRO16.3导入网表还没布线就有一部分网络已经布好了是什么原因?

ALLEGRO16.3导入网表还没布线就有一部分网络已经布好了是什么原因?

时间:10-02 整理:3721RD 点击:

ALLEGRO16.3导入网表还没布线就有一部分网络已经布好了是什么原因?请看图片
Unrouted nets显示为:731/801  91.3%
unrouted connection显示为:1773/1773  100%
请问这到底是什么原因啊
?

是因为你的BGA或者其它的IC有些管脚是没有用到的,但是硬件工程师又给了net名,导致是单点连接。所以会出现这问题

谢谢,已解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top