微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture cis net名称问题

capture cis net名称问题

时间:10-02 整理:3721RD 点击:
capture cis里绘制原理图,如果没有使用net alias,默认给net起的名字是N+数字。这样的的命名方法会在画PCB时引起不便。DXP是采用位号+PIN位的方式来命名默认网络,capture cis能否设置成这种方式呢?

习惯就好,使用位号+Pin的方式,要是改了位号,NET岂不是也要变?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top