微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > CAPTURE如何检查短路

CAPTURE如何检查短路

时间:10-02 整理:3721RD 点击:
谁知道在CAPTURE原理图中,如何检查短路
我现在有一个原理图,里面的GND与GND_PV短路了,不知道是什么情况。但我判断应该是原理图连接关系出了问题。我把GND_PV的连接线改为GND_PV,那GND的连接线网络也变成GND_PV了,把GND的连接线改为GND后,GND_PV的连接线网络也变成GND了。

没见过这种功能,你是不是再两个网络上都用了 同一个GND的电源标示

h


 来自 胡博文 的腾讯微博

hu


 来自 胡博文 的腾讯微博

没见过,在原理图查找GND,然后一个一个核对吧

用同一个GND标示也没关系啊,我用过,跟标示没关系

那不怀具啊..........

有點印象DRC應該做的出來,但現在沒有Capture測試。
之前還有用過一種方法是Browse 所有的GND net,一條net會有兩個名字(好像一個叫ID,一個叫name)
short那邊應該會出現ID 跟Name不一樣,點過去應該就可以看到short的地方了

好的,我明天试试看,非常感谢

应该是你原理图库管教定义问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top