微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 这个丝印这样摆算不算错

这个丝印这样摆算不算错

时间:10-02 整理:3721RD 点击:
昨天我看到一个新同事把丝印摆到元件的丝印框里了,当时我觉得好像有问题,但那同事的师父当时也在场没做声,我自然也就没做声,我也是个新手 不确定这丝印这样摆算不算错


你要看这个元件的实体是不是会盖住这个J1

有空间,为什么不往更好的方向去做了。

什么类产品,能共享原件库不

没问题。移出来会更好点

器件不盖住丝印应该就ok

有不明白的就问同事或师傅呗,干嘛不知声?问不清楚都不能放过他们。和人沟通比什么都重要。

这个要看实体是否会压到J1

两个元件是否在同一层?

如果做板子的时候不加位号丝印,问题不大,因为有的板子是影藏位号丝印的,要加的画 还是放空的地方 挡着了 不好看,找的时候难找

人家可能要最后布完线再调整丝印呢,而且这个元器件是竖着焊接的,丝印在那个位置不会挡住

不影响人家查看,不用说什么!

上一篇:出PDF
下一篇:求教一个布线问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top