微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求解,负片问题

求解,负片问题

时间:10-02 整理:3721RD 点击:
接到客户设计的PCB,内层为负片,转274X格式文件,内层连接正确。转odb++格式发生错误,内层的地和电源全部开路,该VIA设置如下图,不带flash。另一款负片设计的PCB转odb++文件,内层连接正确,VIA如下图,带flash,不知道是否跟此有关。


出负片thremal必须用flash,不然就是开路。如果flash做的比钻孔还要小,这样做出来是全连接。

现在做出来的就是开路。单是274X格式的文件就 是正常的。 不知道什么原因。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top