微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分对的误差设置

差分对的误差设置

时间:10-02 整理:3721RD 点击:
差分对的误差设置是在左边那个框那还是右边那个框那。有人说是右边框那的Tolerance那设置,但走差分对的时候2线间长度差10MIL内没DRC ,超过10MIL就报DRC了,这到底是怎么回事


一般我是直接设net属性DIFFP_PHASE_TOL = 5 MILS

或者


Static Phase Tolerance  这个约束设置两根差分线之间的差值

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top