微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 对整个板框覆铜,只显示边框,铜皮怎么搞也不显示出来

allegro 对整个板框覆铜,只显示边框,铜皮怎么搞也不显示出来

时间:10-02 整理:3721RD 点击:
allegro 对整个板框覆铜,只显示边框,铜皮怎么搞也不显示出来,排除没有打开的层。该打开的层 已经打开,高手解决!

设置问题。上传文件 就知道了。

怎么个设置问题
?


复选框勾上覆铜就只显示边框!

你好像回答反了

显示问题。


没有反,确实是这样,勾上以后就只有边框

问题是我没有勾上,而且其他地方小区域能覆铜,铜皮能完全显示出来,大区域覆铜,铜皮就只有边框

我表示也遇到过小编的问题  但是没有找到能彻底解决的方法  只是偶尔个别板子有遇到这种情况  把那块铜皮移出来它就能显示满铺了

据说是因为是使用的是破解版引起的不稳定……

是否为shape太小造成的?在shape--global dy...--void controls--suppress shapes less than里面的数值改小看看

还有一种情况是,铜皮是能够显示出来了,但问题是,覆出来的铜皮是静态铜皮,这里的所谓静态就是说整块版覆满了同,但是连焊盘、过孔、线都连上了。我明显已经选择动态铜皮。

这个好像只能手动进行void,然后再change到动态,直接跑整个板面的话,运算不出来,也就是没有效果。

学习了。

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top