微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家来帮我看看这是什么错误

大家来帮我看看这是什么错误

时间:10-02 整理:3721RD 点击:
如图,不知道这个错误改怎么解决,我在规则约束里没找到关于package之间的间距设置,求指教,谢谢


在线等啊 快来人吧

两个元器件布局有干涉

能说的详细点吗  该怎么去解决呢

package to package  ------ off

这个自己看呀。软件里面会有说明的。

package to package间距
零件1Soldermask到零件2 Soldermask

器件本体干涉了~!~!


你这个错误提示是 Package和package的错误;因为每个PCB封装会有一个Place Bound的层供软件识别,当你布局摆放的时候,同一层place bound区域重叠了就会有提示;
解决办法:1.可能是做封装的时候place bound做大了,将其做规范即可;2.加大元件距离即可;

Display-Element
Find选DRC error即可完全定位是什么错误了,那样改起来也比较清楚。不要在那猜。

正解! 由于封装是从别人那里弄来的  所以 只能拉开距离了

恩恩 谢谢 有道理

恩恩 看到了  非常感谢 辛苦了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top