微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:关于FPGA芯片的扇出

求助:关于FPGA芯片的扇出

时间:10-02 整理:3721RD 点击:
如图,这个芯片的封装都是从网站上下载来的,但是已经做好了扇出,但为什么扇出会出现DRC错误呢,上面也表明了是什么错误,我想把这些扇出都删了,自己重新扇出。该怎么去删除呢?还有,为什么一开始就出现DRC错误,我还没设置约束规则。求指点!


希望说的详细点 谢谢了 本人才刚学这个软件

问题一:该怎么去删除呢?
答:连怎么删除object都不知道,别人是没法教的。建议先看下书。
问题二:为什么一开始就出现DRC错误,我还没设置约束规则?
答:系统有默认的约束规则。

呵呵 删除一般的OBJECT当然可以,但是你也不看看,BGA扇出后有几百个过孔,一个个删的话,不是很麻烦嘛,我知道有默认的约束规则,但是不知道为什么从TI公司网站下载来的封装会在ALLEGRO默认设置的的情况下出错误,还是谢谢你的回答

额。不用一个一个删的。
点击delete,find面板勾选vias,cline segs,框选要删除的,就可以全部删除了。

哦哦  对哦 非常感谢

刚刚重新设置了NECK_LENGTH的最小值后,DRC错误就消失了,很奇怪的是有部分电源和地的NECK_LENGTH被默认成10,所以才出现错误

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top