微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 六层板修改敷铜用anti_etch遇到的问题

六层板修改敷铜用anti_etch遇到的问题

时间:10-02 整理:3721RD 点击:
在gnd03 层 用add line 命令, active class选anti-etch,subclass选all,画出封闭的line. 然后 edit-split plane-creat, 创建平面层敷铜。 操作完毕后,只有gnd03层分割成功,其他层如top01,不能按照所画的anti-etch  line 分割,这个怎么解决?



是否对其他层都进行了edit-split plane-creat操作?

能把问题叙述的再具体点吗

antietch 负片有效

antietch 负片有效

antietch 负片有效.

5,6楼正解

plane层可以选 正片和负片,conduct 层一样可以选负片。看来这个操作是针对 负片才有的,

胡说,我一直都用16.3的antietch来分割正片的conductor

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top